Intel vydal procesory RISC-V: softcore jádra Nios V pro FPGA

Intel má první návrh procesoru na bázi RISC-V. Zatím jen tak na okraj

Kolovaly zprávy, že Intel chce koupit firmu SiFive, jednoho z hlavních výrobců procesorů, ale také licenčních jader architektury RISC-V. Teď se skutečně přiklání k této instrukční sadě, která je otevřenou alternativou ARMu a mohla by mít velkou budoucnost: Intel oznámil první vlastní jádra této architektury, i když to není v jeho hlavních procesorových produktech, ale zatím jen v rámci FPGA divize Altera.

První procesorová jádra RISC-V uvedená a přímo navržená Intelem, přicházejí v linii jader Nios. Pokud jste o žádném Intel Nios ještě neslyšeli, je to celkem v pořádku (přiznám se, že ani já ne). Nios, respektive doteď Nios II, jsou speciální „softcore“, která Intel nabízel jako návrh určený pro implementaci v FPGA Altera. Pochází tedy původně z této firmy, kterou Intel koupil v roce 2015.

Účelem jader Nios není konkurovat běžným procesorům. Slouží jako mikrořadiče a řídící jádra integrovaná v různých návrzích aplikací pro FPGA od Altery – pokud byste například vyvíjeli nějaký akcelerátor AI nebo jiné úlohy, jsou tato jádra připravená k začlení do něj. Jako uživatelé se tedy s těmito jádry sotva setkáte, ale ve světě FPGA jsou údajně velmi široce používána, takže přechod na RISC-V u nich je svým způsobem celkem významné vítězství po novou instrukční sadu.

Předchozí generace Nios a Nios II měla vlastní 32bitovou architekturu typu RISC, šlo o jednu z mnoha různých proprietárních instrukčních sad, používaných v embedded sektoru. Očekává se, že podobné specifické architektury téměř všude nahradí právě RISC-V díky tomu, že je zadarmo, standardizovaný, volně k použití a bude mít široký softwarový a nástrojový ekosystém. Intel/Altera přesně takovýto přechod na standardnější architektury u svého Niosu provádí.

Předchozí proprietární architektura Nios II nyní je v nabídce nahrazena novou architekturou Nios V implementující instrukční sadu RISC-V. Účelem je ovšem pořád poskytnout softcore jádro pro začlenění do FPGA aplikací, takže jde stále o poměrně jednoduché jádro, jehož zaměření je hlavně na co nejmenší zabranou plochu, respektive množství zdrojů spotřebovaných v FPGA.

Prezentace RISC-V jádra Intel Nios V/m (zdroj: Intel)

První generace RISC-V jader Nios V je mikrořadičová architektura s instrukční sadou RV32IA – jde tedy o 32bitová jádra se základními celočíselnými instrukcemi (I) plus rozšířením pro atomické operace (A). Zřejmě ale zatím neobsahují instrukce pro násobení a dělení (rozšíření M) nebo floating-point výpočty (F), natož složitější operace. Jádro má pětistupňovou pipeline, asi ale není superskalární (zpracovává nejspíš maximálně jednu instrukci za takt). Tuto verzi Intel označuje Nios V/m (si jako microcontroller) a je možné na ní provozovat realtime operační systém uC/OS-II. Nahrazuje asi hlavně nejméně výkonnou základní a zadarmo dostupnou variantu Nios II (Nios II/e).

Prezentace RISC-V jádra Intel Nios V/m (zdroj: Intel)

Nios V/m má dosahovat výkonu 0,462 MIPS v benchmarku Dhrystone na 1 MHz frekvence, přičemž při použití v 10nm FPGA Intel Agilex má být dosažitelná frekvence až 566 MHz. Výkon má být až 5× lepší než u starého velmi jednoduchého jádra Nios II/e, které tato nová architektura RISC-V nahrazuje.

Ovšem Intel údajně chce vyvinout i pokročilejší jádro, na kterém bude moci běžet i složitější kód, včetně plnohodnotného operačního systému Linux. Toto jádro se bude jmenovat Nios V/g a teoreticky bysto s ním mohli ve FPGA naprogramovat procesor, s nímž by se dal provozovat na RISC-V založený osobní počítač. Podrobnosti o architektuře Nios V/g ale Intel zatím nesdělil, takže netušíme, jak složitá bude, která všechna rozšíření budou podporována (asi půjde již o 64bitový RISC-V, ale zda třeba bude součástí SIMD rozšíření, to těžko říct), nebo jak komplexní a tím výkonné jádro to bude.

Nenápadný začátek většího příklonu k RISC-V?

Intel ale tímto, byť to teď ještě může být jen v rámci divize FPGA, každopádně vstoupil do oboru navrhování jader architektury RISC-V. Je možné, že následovat budou další, už ne softcores, ale klasická jádra nacházející se v hotových křemíkových čipech. Intel by je mohl licencovat, ale i používat ve svých vlastních produktech.

Nemusí to (aspoň v nejbližších letech) znamenat, že celý procesor by místo x86 začal používat jádra RISC-V. Ale různé řídící jednotky v procesoru nebo specializované akcelerátory a řadiče může Intel začít stavět na RISC-V, aby mohl využívat širokou softwarovou podporu existující pro tuto architekturu. Kdo ví, třeba za chvíli bude jádra RISC-V používat i tzv. Intel Management Engine, tedy před uživatelem skrytý skrytý řídící subsystém procesorů.

Zdroje: Tom’s Hardware, Intel

Jan Olšan, redaktor Cnews.cz


  •  
  •  
  •  
Flattr this!

Jaká je architektura Gracemont, malé jádro Alder Lake? (analýza)

Intel teď odhalil architekturu svých nejnovějších procesorů Alder Lake. Tentokrát jsou to ale architektury dvě. Alder Lake je hybridní a vedle „velkých“ jader pro jednovláknový výkon má další „malá“ jádra Gracemont. Ta ale nejsou jen do počtu či pro úsporu energie v nečinnosti jako u ARMů v mobilech, naopak se významně podílí na celkovém výkonu. Jejich architektura je vlastně sama celkem velká a teď se na ní detailně podíváme. Celý článok „Jaká je architektura Gracemont, malé jádro Alder Lake? (analýza)“ »

  •  
  •  
  •  

Detaily CPU jádra Intel Alder Lake/Golden Cove odhalené (analýza)

Procesory Intel Alder Lake budou asi největší hardwarová událost letoška. Jsou ještě přes dva měsíce daleko, ale už jsme dostali snad nejvíc očekávané info: Intel odhalil architekturu jader těchto CPU. Ta slibuje velké navýšení výkonu – půjde o jeden z největších architektonických skoků v x86 procesorech. Například poprvé přináší šest paralelních dekodérů a další posílení IPC, čímž Intel jde podobou cestou jako účinná jádra Applu. Celý článok „Detaily CPU jádra Intel Alder Lake/Golden Cove odhalené (analýza)“ »

  •  
  •  
  •  

Detaily Zenu 3: rozbor změn a vylepšení nové CPU architektury AMD

Minulý měsíc AMD vydalo procesory Ryzeny 5000. Jejich architektura Zen 3 přinesla nakonec možná víc, než se čekalo, výkon na 1 MHz někde převyšuje i IPC nejnovějšího jádra Intelu Willow Cove (Tiger Lake). Zen 3 je podle AMD jeho největší překopání architektury od vůbec prvního Zenu, pročež se podíváme, jaké změny v něm inženýři provedli, aby dokázali porazit Intel i v jednovláknovém a herním výkonu. Celý článok „Detaily Zenu 3: rozbor změn a vylepšení nové CPU architektury AMD“ »

  •  
  •  
  •  

Pridaj komentár

Vaša e-mailová adresa nebude zverejnená. Vyžadované polia sú označené *